|
|
多层线路板的设计生产比单双层线路板要复杂得多，一旦一个小细节出错，就会影响到整块板子的性能，正所谓“牵一发而动全身”。
! S$ a& {/ A0 o3 T+ \) W: E* G. L0 F* W. \$ a6 B3 j' c. ~$ ^
那么深圳PCB多层线路板缺陷问题有什么分析？相信不少人是有疑问的，今天精科裕隆就跟大家解答一下！
0 T( X7 b2 B! p+ p' y! D) P" J# A0 y9 @
1、线路蚀刻不良所造成的线路变形问题
$ `, |! `: f5 |
5 q. F3 ~! u" @. H在多层线路板外层线路蚀刻时，如果铜箔稜线深入板面树脂相当深，蚀刻后密集线路区可能还会留有残铜，这些现象可能在蚀刻后并不容易察觉，但是在化镍浸金制程后却能发现线路或焊垫边缘长出变形的线路或金属区。. R, K7 X# @- [0 V# e% a7 m6 A( K; W
9 S b% \+ d7 f. |! f: d8 d J
这个问题有时候会被认为是残留或水洗不良的问题，但是实际上是线路蚀刻或是铜皮选择不当的问题。
. n# d4 s2 y% j y/ e2 H9 ]* Z( t
$ n% {. I0 M1 n. P5 h( v6 C2、剥锡不良造成的金面露铜问题
2 R9 Z* w, T w2 w4 e- m0 w* v6 l
! D9 ]; q$ ^0 R$ u$ v蚀刻后的剥锡必须注意，是否尚留有剥除未尽的浅灰色介金属存在，如果确实没有去除干净，那么刷磨、酸洗、微蚀都可能无法完全去除，这将抑制化镍浸金反应的启动，如果反应完全无法启动就有可能会产生镀金面漏铜的现象。
: i, Y% K* L9 t7 o
' K4 E& s- `! h3、无铜通孔孔壁残铜问题
1 {& d0 X' v) h" {
% r' Y/ C D0 g. @目前无铜通孔的做法，主要以全面镀铜后进行蚀刻去除，或用盖孔制程不让孔镀上锡，之后蚀刻将铜去除，但是蚀刻液并没有办法将钯金属去除，因此镍金仍然会在制程中吸附在孔壁上，对于孔壁不要金属的产品而言这是一个直接的困扰。
" f' P3 q) U) G! e% L( K- [# l3 r6 d s/ X; Q1 E4 }
目前部分多层线路板厂商推出的无化镍浸金困扰的化学铜制程，其实就是降低钯金属的浓度，让后续的镍金无法快速启镀，因此可以减少无铜通孔的制作困扰。
& S+ w6 S. {5 [/ x. D9 ], y2 V5 Y- K2 D; C
但是这样的做法导致化学铜活性不足与孔破的潜在危机，在化学铜的操作范围方面会被缩小，也有一些厂商采用除钯做法，在剥锡槽后增加除钯药液处理，但是这样的做法在现行制程中必须要增加药液槽的设置，所以作业成本也会增加。
! N8 z5 x# @0 A) U# S8 G" P6 P+ l) ?6 [- @' r: S
同时多数除钯系统有侵蚀铜的危险，而一些所谓的专用药水又有专利与成本的问题。另外一种做法是在剥锡前先以硫醇类药液钝化孔内的钯层，使后来的化镍浸金制程无法作用。, p$ }; P$ p9 P; x- y' L; b
" [* t) X5 N% h5 }$ D( l但是硫醇处理如果冲洗不洁，残留物就会带入剥锡槽使铜面沾上了硫化物，铜面的硫是化镍反应的致命伤，因而想要防止露铜的问题就十分困难，也因此，目前在无铜通孔方面的确切解决方案仍在发展中。
0 _6 P3 ]3 n, P( ^, g! T; W
; e" V: r0 V, ]# P7 J6 R5 f基本上铜面若非活性不足，就可能是单独铜垫面的负电性尚不够强无法启镀或是表面已遭污染无法反应所致。6 M6 { [6 Y% O8 K! a( c
* K2 t0 \& F/ o) `% D# k7 G以上就是精科裕隆小编给你们介绍的深圳PCB多层线路板缺陷问题有什么分析，希望大家看后有所帮助！ |
|
IP卡
狗仔卡
发表于 2022-1-17 11:18:11
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡